第106節 MP3晶片研發完成（2/2）

RTL是用硬體描述語言（Verilog 或VHDL）描述想達到電路的功能，門級則是用具體的邏輯單元（依賴廠家的庫）來實現所設計電路的功能，門級最終可以在半導體廠加工成實際的硬體，

那麼，RTL和門級的區別是：在設計實現上的不同階段，RTL經過邏輯綜合後，就得到門級。

在晶片電路設計中， RTL是用於描述同步數字電路操作的抽象級，是由一組寄存器以及寄存器之間的邏輯操作構成。之所以如此，是因為絕大多數的電路可以被看成由寄存器來存儲二進位數據、由寄存器之間的邏輯操作來完成數據的處理，數據處理的流程由時序狀態機來控制，這些處理和控制可以用硬體描述語言來描述。

門級在晶片電路設計中，是用於描述電路元件相互之間連接關係的，簡單的來說，是一個遵循比較簡單的標記語法的文本文件。門級指的是網表描述的電路綜合級別。是描述電路元件基本是門級或與此同級別的元件...

…

確定MP3晶片前端邏輯設計後，就要驗證了RTL代碼的功能是否符合晶片電路的設計，驗證軟體可以採用cadence公司的NC_VERILOG，或者synopsys公司的VCS…

...

再接著，用Cadence的 PKS輸入硬體描述語言轉換成門級網絡表Netlist，去確定電路的面積，時序等目標參數上達到的標準，確定相關參數後，再一次進行仿真，確定模塊電路是否無誤，

然後，進行後端設計的數據準備，是確定前期邏輯設計用硬體描述語言生成的門級網絡表Netlist，以及模塊電路與晶片製造工廠提供的標準單元、宏單元和I/O Pad的庫文件相等一致...

...

再進行晶片布局，晶片布線...

…

總之來說，MP3晶片設計工作量很大，包括晶片架構，前端邏輯設計，驗證設計，後端物理設計，軟體工程（電路分為模擬和數字電路，而數字電路是要涉及到硬體描敘語言，例如彙編，和C語言…，所以，硬體工程師掌握軟體，不是一件難事），

…

於是，就這樣時間過得很快，一個月的時間又過去了，轉眼就到了5月份，李飛花了一個多月的時間，設計出功能和質量合格的MP3晶片。

…

不過，需要注意的是， MP3晶片的內部模塊電路遠遠要超過FM晶片，再加上MP3晶片是新的產品，李飛就預估MP3晶片打樣流片的成本，大約是1000萬美金。

…

李飛雖然在重生前，在設計手機晶片內置MP3電路模塊積累了大量的研發經驗，但是依然在心態上，把自己放在一個新人的工作狀態，即使晶片設計完成，李飛還是不斷地對晶片的前端和後端，甚至晶片架構進行仿真驗證。

…

雖然李飛的公司不差錢，但是1000萬美金也是一大筆數字，

...

順便說一下，在我國彎彎地區的晶片設計公司，每當晶片打樣流片時，老闆們都要去寺廟燒香…，